Recherche simple :
Ressources pédagogiques
Ressources diverses
Thèses
Toutes les ressources
Thèses > Par auteur en fr
  • Nouveautés
  • Recherche avancée
  • Par auteur
  • Par date
  • Par laboratoire
  • Recherche thématique
Thèses -> Auteurs
Auteurs > K > Kalathingal Sajith
Niveau supérieur
  • 1 ressource a été trouvée.
  |< << Page précédente 1 Page suivante >> >| documents par page
Attention : l'accès aux ressources peut être restreint, soit pour des raisons juridiques, soit par la volonté de l'auteur.
Tri :   Date de référencement Editeur Auteur Titre

Transforming TLP into DLP with the dynamic inter-thread vectorization architecture
  • Consulter la notice
  • Date de publication : 
    • 13-12-2016  | 
  • Auteur(s) : 
    • Kalathingal Sajith  | 
  • Editeur(s) : 
    • Universite de Rennes 1  | 
  • Origine de la fiche : 
    • Université de Rennes 1
  • De nombreux microprocesseurs modernes mettent en œuvre le multi-threading simultané (SMT) pour améliorer l'efficacité globale des processeurs superscalaires. SMT masque les opérations à longue latence en exécutant les instructions de plusieurs threads simultanément. Lorsque les threads exécutent le même programme (cas des applications SPMD), les mêmes instructions sont souvent exécutées avec des e...


  • Référencé le  : 
    • 23-08-2017
    |< << Page précédente 1 Page suivante >> >| documents par page
    © 2006-2010 ORI-OAI