Architecture FPGA améliorée et flot de conception pour une reconfiguration matérielle en ligne efficace (Enhanced FPGA Architecture and CAD Flow for Efficient Runtime Hardware Reconfiguration)

Huriaux, Christophe - (2015-12-02) / Université de Rennes 1 - Architecture FPGA améliorée et flot de conception pour une reconfiguration matérielle en ligne efficace Langue : Français Directeur de thèse:  Sentieys, Olivier; Courtay, Antoine Laboratoire :  IRISA Ecole Doctorale : Mathématiques, informatique, signal, électronique et télécommunications Thématique : Informatique

Accès à la ressource :  https://ecm.univ-rennes1.fr/nuxeo/site/esupversion... Mots-clés : Reconfiguration (informatique), Réseaux logiques programmables par l'utilisateur, Conception assistée par ordinateur, Langages de description de matériel informatique, Architecture -- Informatique, Reconfiguration (informatique), Réseaux logiques programmables par l'utilisateur, Conception assistée par ordinateur, Langages de description de matériel informatique, Architecture -- Informatique Résumé : Les capacités d'auto-reconfiguration des architectures FPGA modernes ouvrent la voie à des applications dynamiques capables d'adapter leur fonctionnement pour répondre à des évènements ponctuels. Les flots de reconfiguration des architectures commerciales sont aujourd'hui aboutis mais limités par des contraintes inhérentes à la complexité de ces circuits. Dans cette thèse, plusieurs contributions sont avancées afin de proposer une architecture FPGA reconfigurable permettant le placement dynamique de tâches matérielles. Dans un premier temps, une représentation intermédiaire des données de configuration de ces tâches, indépendante de leur positionnement final, est présentée. Cette représentation permet notamment d'atteindre des taux de compression allant jusqu'à 11x par rapport à la représentation brute d'une tâche. Un flot de conception basé sur des outils de l'état de l'art accompagne cette représentation et génère des tâches relogeables à partir d'une description haut-niveau. Ensuite, le comportement en ligne de ce mécanisme est étudié. Deux algorithmes permettant le décodage de ces tâches et la génération en temps-réel des données de configuration propres à l'architectures son décrits. Par ailleurs, une amélioration du réseau d'interconnexion d'une architecture FPGA est proposée pour accroître la flexibilité du placement de tâches hétérogènes, avec une augmentation de 10% en moyenne du délai du chemin critique. Enfin, une alternative programmable aux mémoires de configuration de ces circuits est étudiée pour faciliter leur reconfiguration partielle. Résumé (anglais) : The self-reconfiguration capabilities of modern FPGA architectures pave the way for dynamic applications able to adapt to transient events. The CAD flows of modern architectures are nowadays mature but limited by the constraints induced by the complexity of FPGA circuits. In this thesis, multiple contributions are developed to propose an FPGA architecture supporting the dynamic placement of hardware tasks. First, an intermediate representation of these tasks configuration data, independent from their final position, is presented. This representation allows to compress the task data up to 11x with regard to its conventional raw counterpart. An accompanying CAD flow, based on state-of-the-art tools, is proposed to generate relocatable tasks from a high-level description. Then, the online behavior of this mechanism is studied. Two algorithms allowing to decode and create in real-time the conventional bit-stream are described. In addition, an enhancement of the FPGA interconnection network is proposed to increase the placement flexibility of heterogeneous tasks, at the cost of a 10% increase in average of the critical path delay. Eventually, a configurable substitute to the configuration memory found in FPGAs is studied to ease their partial reconfiguration. Identifiant : rennes1-ori-wf-1-7645

Exporter au format XML